OK - so weit war auch der ursprüngliche Verfassers gekommen und so weit decken sich die Ergebnisse mit seinen. Wie sieht es aber aus, wenn wir eine andere Prozessorarchitektur nutzen - zum Beispiel ARM? Ich habe dazu die oben bereits eingeführten Funktionen wieder als C-Quelltext mit GCC auf einem Raspberry Pi 3B+ mit denselben Kommandozeilenschaltern übersetzt und präsentiere hier zunächst die Ergebnisse für die einfache Methode max - zuerst ohne branchless:

max:
        cmp     r0, r1
        movlt   r0, r1
        bx      lr

Vergleicht man dies mit dem Ergebnis der Übersetzung der branchless-Variante:

max1:
        cmp     r0, r1
        movle   r0, #0
        movgt   r1, #0
        add     r0, r0, r1
        bx      lr

Erkennt man auch hier, dass in trivialen Fällen der Compiler eine bessere Arbeit verrichtet als der Programmierer. Wie sieht es nun in dem nicht mehr ganz so trivialen Fall toUpper aus? Zunächst wieder die "normale" Variante:

toUpper:
        ldrb    r3, [r0]        @ zero_extendqisi2
        cmp     r3, #0
        bxeq    lr
.L8:
        sub     r2, r3, #32
        sub     r3, r3, #97
        cmp     r3, #25
        bhi     .L6
.L16:
        strb    r2, [r0]
        ldrb    r3, [r0, #1]!   @ zero_extendqisi2
        cmp     r3, #0
        bxeq    lr
        sub     r2, r3, #32
        sub     r3, r3, #97
        cmp     r3, #25
        bls     .L16
.L6:
        ldrb    r3, [r0, #1]!   @ zero_extendqisi2
        cmp     r3, #0
        bne     .L8
        bx      lr

Und nun die branchless Variante:

toUpper1:
        ldrb    r3, [r0]        @ zero_extendqisi2
        cmp     r3, #0
        bxeq    lr
.L19:
        sub     r2, r3, #97
        cmp     r2, #25
        movls   r2, #32
        movhi   r2, #0
        sub     r3, r3, r2
        strb    r3, [r0]
        ldrb    r3, [r0, #1]!   @ zero_extendqisi2
        cmp     r3, #0
        bne     .L19
        bx      lr

Hier treffen die Aussagen, die bereits für die x86-Architektur gemacht wurden voll zu: Zum einen ist der Code kürzer und außerdem mit wesentlich weniger bedingten Sprüngen durchsetzt - daher besteht der Verdacht, dass es sich lohnen kann, diesen zusätzlichen Aufwand auch für Programme auf ARM-Prozessoren an performancekritischen Stellen zu treiben.